主板时钟信号的发布特点

 主板时钟信号的发布特点时钟信号电路具有显著的“模块化和对称性”，实物图中FSB总线的时钟既需要

 送给CPU，也需要送给北桥，而且这是两对差分时钟（注意图中的精密电阻，这些精密电阻是电流取样电

 阻，为偶数+1个，单独的精密电阻对地，用于设定时钟发生器的参考电流，它决定了CPU和北桥差分时钟

 的驱动电流大小）。同样的例子还有PCI槽33 MHz的时钟，它既送给PCI槽也送给南桥，因为南桥是PCI总线

 的管理者。I/O需要48 MHz时钟控制风扇的转速。915北桥还使用DOT时钟。通过对下图的观察不难发现，此

 时钟被DPLL所用，它是北桥的显示模块的时钟锁相环的时钟源。

 下图为915北桥技术白皮书中的时钟分布图。

                                   

 主板维修培训课程介绍了主板时钟信号的发布特点及若干问题，那么时钟可不可以飞线呢？也就是说从时

 钟发生器的某路输出直接飞线到需要的地方。理论上要先考虑“该路时钟的驱动能力够不够”，还要考虑

 能否保证时钟的“等时性”在偏差范围内。在顶星845GLM主板时钟发生器实物跑线图中，Pin6和Pin48均分

 为两路，由此可见时钟的某路输出的确可以复用（时钟输出的电流足够），只要飞线合理，在实践中可行

                                  

 
 时钟缺失与复位的关系：当缺失某路时钟后主板能否复位。就ICH4而言，如果南桥已经收到PWROK，那么南

 桥就会认为33 MHz的时钟是正常的而不管它是否真正正常。这还要看I／0发出的PWROK与时钟是否有与的关

 系。至于其他时钟，也要具体问题具体分析。可人为地制造一些断路（割线或是摘电阻），然后根据主板的

 实际运行情况自我归纳总结即可。